

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-022849

(43)Date of publication of application : 24.01.1995

(51)Int.Cl.

H03F 1/02

H03F 1/26

H03F 1/32

(21)Application number : 05-189189

(71)Applicant : FUJITSU LTD

(22)Date of filing : 30.06.1993


(72)Inventor : KOBAYASHI KAZUHIKO
SEKI HIROYUKI
OKUBO HISAFUMI
MANIWA TORU

(54) LINEAR AMPLIFIER

(57)Abstract:

PURPOSE: To provide an amplifier superior in linearity without degrading the power load efficiency.

CONSTITUTION: A nonlinear amplification element 1 to which signals of plural frequency components are inputted and a feedback circuit which extracts a secondary distortion component from the output of this element to feed back it to the input side and charges it to an input signal are provided, and the feedback circuit is provided with a high frequency stopping coil 20, a voltage controlled variable attenuator 21, a low pass filter 22, and an adder 23, and the adder 23 adds the output of the low pass filter 22 and an input bias power V_{GS} and charges the result to the input side of the nonlinear amplification element 1. Further, a detector 30 which is connected to the input side of the nonlinear amplification element 1 and detects the input level of the input signal and outputs a control signal corresponding to the detected level and a control circuit 31 which controls the extent of attenuation of the voltage controlled variable attenuator 21 in accordance with this control signal are provided.



LEGAL STATUS

[Date of request for examination] 25.05.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3337766

[Date of registration] 09.08.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-22849

(43) 公開日 平成7年(1995)1月24日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 3 F	1/02	7350-5 J		
	1/26	7350-5 J		
	1/32	8522-5 J		

審査請求 未請求 請求項の数7 F D (全 8 頁)

(21) 出願番号 特願平5-189189

(22) 出願日 平成5年(1993)6月30日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 小林 一彦

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 関 宏之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 大久保 尚史

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74) 代理人 弁理士 林 恒徳

最終頁に続く


(54) 【発明の名称】 線形増幅器

(57) 【要約】

【目的】電力負荷効率を低下することなく線形性の優れた増幅器を提供する。

【構成】複数の周波数成分の信号が入力される非線形増幅素子(1)及びその出力から2次歪成分を抽出し、入力側に帰還し入力信号に注入する帰還回路を有し、帰還回路は、高周波阻止用コイル(20)と2電圧制御型可変減衰器(21)と低域濾波フィルタ(22)と加算器(23)を有し、加算器(23)は、低域濾波フィルタ(22)の出力と入力バイアス電源(V_{gs})を加算し、非線形増幅素子(1)の入力側に注入するように構成される。更に、非線形増幅素子(1)の入力側に接続され、入力信号の入力レベルを検出し、検出レベルに対応する制御信号を出力するディテクタ(30)とそこからの制御信号に応じ、電圧制御型可変減衰器(21)の減衰量を制御する制御回路(31)を備える。

本発明の第5の実施例



1

【特許請求の範囲】

【請求項 1】複数の周波数成分を有する信号が入力される非線形増幅素子 (1) 及び、該非線形増幅素子 (1) の出力から 2 次歪成分を抽出し、該非線形増幅素子

(1) の入力側に帰還し、該複数の周波数成分を有する信号に注入する帰還回路を有し、該帰還回路は、高周波阻止用コイル (20) と、電圧制御型可変減衰器 (21) と、低域濾波フィルタ (22) と加算器 (23) を有し、該加算器 (23) は、該低域濾波フィルタ (22) の出力と入力バイアス電源 (V_{gs}) を加算し、該非線形増幅素子 (1) の入力側に注入するように構成された線形増幅器において、

更に、該非線形増幅素子 (1) の入力側に接続され、該複数の周波数成分を有する信号の入力レベルを検出し、検出レベルに対応する制御信号を出力するディテクタ (30) と、

該ディテクタ (30) からの制御信号に応じ、該電圧制御型可変減衰器 (21) の減衰量を制御する制御回路 (31) を備えたことを特徴とする線形増幅器。

【請求項 2】複数の周波数成分を有する信号が入力される非線形増幅素子 (1) 及び、該非線形増幅素子 (1) の出力から 2 次歪成分を抽出し、該非線形増幅素子

(1) の入力側に帰還し、該複数の周波数成分を有する信号に注入する帰還回路を有し、該帰還回路は、高周波阻止用コイル (20) と、電圧制御型可変減衰器 (21) と、低域濾波フィルタ (22) と加算器 (23) を有し、該加算器 (23) は、該低域濾波フィルタ (22) の出力と入力バイアス電源 (V_{gs}) を加算し、該非線形増幅素子 (1) の入力側に注入するように構成された線形増幅器において、

更に、該非線形増幅素子 (1) の入力側及び出力側に備えられる第 1、第 2 の電力分配器 (12、13) と、該非線形増幅素子 (1) の入力側又は、出力側に備えられる電圧制御型可変移相器 (14) 及び該第 1、第 2 の電力分配器 (12、13) から分岐される入力及び出力信号が入力され、該入力及び出力信号の位相差を検知し、該位相差が所定値となるように該電圧制御型可変移相器 (14) の移相量を制御する移相制御回路 (40) を備えたことを特徴とする線形増幅器。

【請求項 3】複数の周波数成分を有する信号が入力される非線形増幅素子 (1) 及び、該非線形増幅素子 (1) の出力から 2 次歪成分を抽出し、該非線形増幅素子

(1) の入力側に帰還し、該複数の周波数成分を有する信号に注入する帰還回路を有し、該帰還回路は、高周波阻止用コイル (20) と、電圧制御型可変減衰器 (21) と、低域濾波フィルタ (22) と加算器 (23) を有し、該加算器 (23) は、該低域濾波フィルタ (22) の出力と入力バイアス電源 (V_{gs}) を加算し、該非線形増幅素子 (1) の入力側に注入するように構成された線形増幅器において、

2

更に、該非線形増幅素子 (1) の入力側及び出力側に備えられる第 1、第 2 の電力分配器 (12、13) と、該帰還回路途中に備えられる電圧制御型可変移相器 (24) 及び該第 1、第 2 の電力分配器 (12、13) から分岐される入力及び出力信号が入力され、該入力及び出力信号の位相差を検知し、該位相差が所定値となるように該電圧制御型可変移相器 (24) の移相量を制御する移相制御回路 (40) を備えたことを特徴とする線形増幅器。

【請求項 4】請求項 1 において、

更に、該非線形増幅素子 (1) の入力側及び出力側に備えられる第 1、第 2 の電力分配器 (12、13) と、該非線形増幅素子 (1) の入力側又は、出力側に備えられる電圧制御型可変移相器 (14) 及び該第 1、第 2 の電力分配器 (12、13) から分岐される入力及び出力信号が入力され、該入力及び出力信号の位相差を検知し、該位相差が所定値となるように該電圧制御型可変移相器 (14) の移相量を制御する移相制御回路 (40) を備えたことを特徴とする線形増幅器。

【請求項 5】請求項 1 において、

更に、該非線形増幅素子 (1) の入力側及び出力側に備えられる第 1、第 2 の電力分配器 (12、13) と、該帰還回路途中に備えられる電圧制御型可変移相器 (24) 及び該第 1、第 2 の電力分配器 (12、13) から分岐される入力及び出力信号が入力され、該入力及び出力信号の位相差を検知し、該位相差が所定値となるように該電圧制御型可変移相器 (24) の移相量を制御する移相制御回路 (40) を備えたことを特徴とする線形増幅器。

【請求項 6】請求項 1 乃至 5 において、

前記非線形増幅素子 (1) は、FET で構成されたことを特徴とする線形増幅器。

【請求項 7】請求項 1 乃至 5 において、

前記電圧制御型可変減衰器 (21) は、前記ディテクタ (30) の検出する信号のレベルが大きき時、減衰量が小さくなるように制御されることを特徴とする線形増幅器。

【発明の詳細な説明】

【0001】

(目次)

産業上の利用分野

従来の技術 (図 8、図 9)

発明が解決しようとする課題

課題を解決するための手段

作用

実施例 (図 1 乃至図 7)

発明の効果

【0002】

【産業上の利用分野】本発明は、高効率を目的とした非線形増幅器に関し、特に電力負荷効率を低下することな

3

く線形性の優れた増幅器に関する。

【0003】

【従来の技術】一般に増幅器の出力電圧波形は、高調波歪成分を有している。高調波歪成分のうち、2次及び3次歪成分は、1次成分に比し、その大ききから無視できない。そして一般にこれら歪成分は、入力信号の周波数を中心周波数とするフィルタにより取り除かれる。

【0004】しかし3次の歪成分、特に周波数F1とF2との双方に関連する3次の相互変調歪(3rd-Order Intermodulation)は入力信号の周波数に近く、フィルタでは取り除くことができないのでその発生レベルを低く抑える必要がある。

【0005】この3次の相互変調歪を取り除く方法として、1986年2月発行のIEEE「Transactions on Microwave Theory and Technics Volume MTT-34, No.2」の頁245乃至250に、「A New Method of Third-Order Intermodulation Reduction in Nonlinear Microwave」と題する論文に紹介されている。

【0006】即ち、この論文に記載される原理は、入力信号がF1、F2の二つの周波数成分を有する時、増幅器の出力からF1-F2成分を取り出し、それを入力側にフィードバックすることにより3次相互歪を除去することができるというものである。

【0007】図8は、かかる論文に記載された3次相互変調歪を除去する増幅器を原理的に示す図である。更に図9は、かかる増幅器の動作を説明する図である。図8において、入力端INには、複数の周波数成分の信号、例えばそれぞれ周波数成分F1、F2を有する二つの信号が入力され、非線形増幅素子、例えばFETで構成される非線形増幅回路1によって増幅され出力端OUTに導かれる。

【0008】50は、電力分配器であって、非線形増幅回路1からの出力の一部が分岐され、減衰器21に導かれる。減衰器21は、それに入力する信号に所定の減衰量を与え出力する。

【0009】22は、帯域濾波フィルタであって、減衰器21からの信号の内、非線形増幅回路1の出力の2次歪み成分、即ち、周波数成分F1とF2の差成分(F1-F2)を選択濾波して出力する。23は、加算器であり、バイアス電源Vgsに帯域濾波フィルタ22の出力を加算し、非線形増幅回路1に供給する。

【0010】即ち、加算器23からの出力は、非線形増幅回路1を構成する非線形増幅素子、例えばFETのゲートにゲートバイアス電源として供給される。したがって、加算器23からの出力には、帯域濾波フィルタ22の出力である2次歪み成分が加算されているので、この2次歪み成分が入力端INからの入力信号に注入されることになる。

【0011】次に図9に基づき、上記従来の増幅器において入力端INからの入力信号に非線形増幅回路1の出

4

力から抽出される2次歪成分を入力側にフィードバックして注入することにより、3次相互変調歪み成分の補償が行われる原理を説明する。

【0012】図9において、(1)は、それぞれ周波数成分F1、F2の二つの信号のスペクトラムである。図9(2)は、これら二つの信号の周波数成分F1、F2の差(F1-F2)のスペクトラムであり、非線形増幅回路1の出力から抽出され入力側にフィードバックされる2次歪成分である。

10 【0013】二つの周波数成分F1、F2が、非線形増幅回路1に入力され、同時に加算器23から二つの周波数成分F1、F2の差成分(F1-F2)が2次歪み成分として注入される。

【0014】図9(3)は、二つの周波数成分F1、F2が非線形増幅回路1により増幅出力された後のスペクトラム成分であり、基本波成分F1、F2と3次相互変調歪成分2F1-F2、2F2-F1を生じる。図9

(4)は、2次歪み注入により発生するスペクトラム成分である。

20 【0015】従って、非線形増幅回路1から出力される成分は、結局3次相互変調歪成分がキャンセルされ、図9(5)のように基本波成分F1、F2のみが出力される。このように図8の従来構成により、3次相互変調歪成分を減少することが可能である。

【0016】

【発明が解決しようとする課題】図8の従来の増幅器において、3次相互変調歪成分を所定レベルに減少するように初期設計値として、減衰器21の減衰レベルあるいは、入力及び出力の信号位相が所定値に設定されている。

30 【0017】しかしながら、経年あるいは温度変動により、所定値とずれが生ずる場合は、所期の3次相互変調歪成分の減少は、期待出来ないものとなる。したがって、本発明は、かかる場合にも3次相互変調歪成分を所定レベルに減少することが可能な増幅器の構成を提供することを目的とする。

【0018】

【課題を解決するための手段】本発明にしたがう線形増幅器は、複数の周波数成分を有する信号が入力される非線形増幅素子及び、この非線形増幅素子の出力から2次歪成分を抽出し、入力側に帰還し、前記複数の周波数成分を有する信号に注入する帰還回路を有し、更にこの帰還回路は、高周波阻止用コイルと、電圧制御型可変減衰器と、低域濾波フィルタと加算器を有し、加算器は、低域濾波フィルタの出力と入力バイアス電源(Vgs)を加算し、前記非線形増幅素子の入力側に注入するように構成された従来の線形増幅器を対象とする。

40 【0019】かかる線形増幅器において、前記非線形増幅素子の入力側に接続され、複数の周波数成分を有する信号の入力レベルを検出し、検出レベルに対応する制御

5

信号を出力するディテクタと、このディテクタからの制御信号に応じ、電圧制御型可変減衰器の減衰量を制御する制御回路を備える。

【0020】更に前記非線形増幅素子の入力側及び出力側に備えられる第1、第2の電力分配器と、非線形増幅素子の入力側又は、出力側に備えられる電圧制御型可変移相器及び前記第1、第2の電力分配器から分岐される入力及び出力信号が入力され、これら入力及び出力信号の位相差を検知し、位相差が所定値となるように電圧制御型可変移相器の移相量を制御する移相制御回路を備える。

【0021】又、別の態様では、前記非線形増幅素子の入力側及び出力側に備えられる第1、第2の電力分配器と、前記帰還回路途中に備えられる電圧制御型可変移相器及び第1、第2の電力分配器から分岐される入力及び出力信号が入力され、これら入力及び出力信号の位相差を検知し、位相差が所定値となるように電圧制御型可変移相器の移相量を制御する移相制御回路を備える。

【0022】更に一実施態様として前記非線形増幅素子は、FETで構成される。又前記電圧制御型可変減衰器は、前記ディテクタの検出する信号のレベルが大きい時、減衰量が小さくなるように制御される。

【0023】

【作用】本発明の増幅器は、帰還回路において2次歪み成分の抽出が行われる。そして抽出された2次歪み成分は、入力側に帰還され、入力信号に注入される。これにより、従来例において説明したと同様に3次相互変調歪みが減少される。

$$e_i = A \cos(at + \theta_a) + B \cos(bt + \theta_b) \quad (1)$$

【0029】一般に増幅器の出力電圧波形は、高調波成分を含み、入力電圧波形の関数で次の式のごとくに表せ

$$e_o = k_1 e_i + k_2 e_i^2 + k_3 e_i^3 + k_4 e_i^4 + \dots \quad (2)$$

これより(2)式に(1)式を代入する。ただし3次までを考える。

【0030】代入した結果をまとめると以下のようになる。1次成分($k_1 e_i$)

$$k_1 A \cos(at + \theta_a) + k_1 B \cos(bt + \theta_b) \quad (3)$$

【0031】2次成分($k_2 e_i^2$)

$$k_2 \{ A^2/2 + B^2/2 \} \quad (4)$$

$$k_2 AB \cos\{(a+b)t + (\theta_a + \theta_b)\} \quad (5)$$

$$k_2 AB \cos\{(a-b)t + (\theta_a - \theta_b)\} \quad (6)$$

$$1/2 k_2 A^2 \cos 2(at + \theta_a) + 1/2 k_2 B^2 \cos 2(bt + \theta_b) \quad (7)$$

【0032】3次成分($k_3 e_i^3$)

$$1/4 k_3 A^3 \cos(3at + 3\theta_a) + 1/4 k_3 B^3 \cos(3bt + 3\theta_b) \quad (8)$$

$$3/4 k_3 [A^2 B \cos\{(2a+b)t + (2\theta_a + \theta_b)\} + AB^2 \cos\{(2b+a)t + (2\theta_b + \theta_a)\}] \quad (9)$$

$$3/4 k_3 [A^2 B \cos\{(2a-b)t + (2\theta_a - \theta_b)\} + AB^2 \cos\{(2b-a)t + (2\theta_b - \theta_a)\}] \quad (10)$$

$$3/4 k_3 [A^3 \cos(at + \theta_a) + B^3 \cos(bt + \theta_b)] \quad (11)$$

$$3/2 k_3 [A^2 B \cos(bt + \theta_b) + AB^2 \cos(at + \theta_a)] \quad (12)$$

【0033】上記の結果より、実際に出力される波形は、以下のようになる。

$$e_o = (k_1 A + 3/4 k_2 A^3 + 3/2 k_3 AB^2) \cos(at + \theta_a) + (k_1 B$$

6

【0024】本発明の増幅器は、更に入力側にディテクタを有し、入力信号のレベルを検知する。帰還回路には電圧制御型可変減衰器が備えられ、ディテクタにより検知された入力信号のレベルに対応して、その減衰量が制御される。したがって、入力信号のレベルが変動する場合であっても入力信号のレベルに対応する2次歪み成分を入力信号に注入することが可能である。

【0025】更に、本発明の増幅器は、入力側及び出力側に置かれる電力分配器、この電力分配器から分岐される入力及び出力信号の位相差を検出する移相制御回路及び入力側、出力側あるいは帰還回路中に備えられる電圧制御型可変移相器を有する。

【0026】移相制御回路は、検知した入力及び出力信号の位相差が所定値になるように電圧制御型可変移相器の移相量を制御する。これにより、経年変化、温度変動により入力及び出力信号の位相差が所定値からずれる場合であっても、それを所定値に戻すように制御が可能である。

【0027】

【実施例】以下本発明の実施例について、図面に従って説明するが、それに先立って本発明のより正確な理解のために本発明の対象とする先に説明した従来の増幅器における3次相互変調歪を減ずる原理を数式を用いて説明する。

【0028】簡単化のために、入力端子INから入力される信号が2波である場合について考える。この時の入力信号 e_i は、以下のようになる。

7

8

$$\begin{aligned}
& + 3/4 k_3 B^3 + 3/2 k_3 A^2 B \cos (bt + \theta b) \\
& + 3/4 k_3 [A^2 B \cos \{(2a-b)t + (2\theta a - \theta b)\}] \\
& + AB^2 \cos \{(2b-a)t + (2\theta b - \theta a)\}]
\end{aligned}$$

【0034】ここで、 $A = B = 1$ 、 $k_1 \gg k_3$ とおくと、上式は、次のとおりになる。

$$\begin{aligned}
e_0 &= k_1 (\cos (at + \theta a) + \cos (bt + \theta b)) \\
& + 3/4 k_3 [\cos \{(2a-b)t + (2\theta a - \theta b)\}]
\end{aligned}$$

$$\begin{aligned}
e_0 &= k_1 (\cos at + \cos bt) + 3/4 k_3 \{ \cos (2a-b)t \\
& + \cos (2b-a)t \}
\end{aligned}$$

(13)

(13)式はスペクトラム的には、図9(3)と同様になる。

【0036】ここで増幅器の歪として問題となるのは、相互変調歪成分である $(2a-b)$ と $(2b-a)$ のスペクトラムとなる。又、ここでは3次までしか考えていないがすべての次数について考えると、上記のスペクトラムは、左右に広がる。この上記のスペクトラム $(2a-b)$ 、 $(2b-a)$ が本発明の対象とする増幅器により軽減され

$$e_i = \cos at + \cos bt + 2 \cos (a-b)t$$

(14)

上式を(2)式に代入して e_0 を求める。

【0039】1次成分 $k_1 e_i$

$$\begin{aligned}
& k_1 \cos at + k_1 \cos bt + k_1 2 \cos (a-b)t \\
& k_1 \cos at + k_1 \cos bt + k_1 2 \cos (b-a)t
\end{aligned}$$

ここでは2次成分は考えないものとする。

【0040】3次成分 $k_3 e_i^3$ ここでは3次相互変調歪(IM3)成分のみ考える。

$$\begin{aligned}
& 3/4 k_3 \cos (2a-b)t \\
& 3/4 k_3 \alpha \cos (a-b)t \\
& 3/4 k_3 \cos (2b-a)t \\
& 3/4 k_3 \alpha \cos (b-a)t \\
& 3/4 k_3 \alpha^2 \cos (a-2b)t \\
& 3/4 k_3 \alpha^2 \cos (b-2a)t
\end{aligned}$$

【0041】 $\alpha=1$ とおき、これらのIM3成分を加算すると、次の内容になる。

$$3/4 k_3 \{ \cos (a-b)t + \cos (b-a)t \}$$

上記の結果より、IM3成分はなくなり出力は以下の基本成分のみとなる。

$$e_0 = k_1 \cos at + k_1 \cos bt$$

【0042】即ち、周波数 a 、 b の二入力信号に対し、周波数 $(a-b)$ 成分を持つ2次歪み成分を加えることにより、3次相互変調歪(IM3)を除去することが可能である。

【0043】図1は、本発明の第1の実施例を示すブロック図である。尚、以下本発明の実施例の説明において、同一又は類似のものには同一の数字及び記号を付している。

【0044】図において、1は非線形増幅素子としてFETが用いられている。 V_{ds} は、バイアス電源であり、10、11は、直流阻止用のコンデンサである。20、21、22及び23は、帰還回路中に備えられ、それぞれコイル、電圧制御型可変減衰器、直流成分阻止機能を

$$+ \cos \{(2b-a)t + (2\theta b - \theta a)\}]$$

【0035】更に位相成分 θa 、 θb を0とおくと、次のとおりになる。

【0037】このために増幅器の出力成分のうち上記(6)式の2次成分を、図8の構成において説明したように増幅器の入力側に帰還して加えることにより3次相互変調歪(IM3)成分を軽減することができる。

【0038】このことは、次のように証明される。増幅器の入力信号を以下のようにおく。

含む帯域濾波フィルタ及び加算器である。

20 【0045】複数の周波数成分を有する入力信号は、直流阻止用コンデンサ10を通り、効率のよいB級あるいはC級の非線形増幅回路として動作するFET1に入力される。その出力は、直流阻止用コンデンサ11を通して出力端子OUTに出力される。

【0046】直流阻止用コンデンサ11の手前にはコイル20を接続し、これにより2次歪成分が取り出される。取り出された2次歪成分は、更に適切なレベル調整のため、電圧制御型可変減衰器21を通り、直流阻止機能も有する帯域濾波フィルタ22を通り、オペリアンプ等で構成された加算器23に導かれる。

30 【0047】加算器23において、帯域濾波フィルタ22の出力は、バイアス電圧である V_{gs} と合成され、FET1のゲートに加えられ、入力信号に注入される。これにより、先に説明した原理に基づき3次相互変調歪成分であるIM3特性が改善される。

【0048】一方、入力側に接続されているディテクタ30は、入力端INから入力される入力信号のレベルを検出し、検出レベルに応じた信号を出力する。この信号は、制御回路31に入力される。制御回路31は、入力されるディテクタ30からの検出信号に基づき電圧制御型可変減衰器21を制御してその減衰量が入力信号のレベルに対して適性な値となるようにする。

【0049】これにより入力信号のレベルが大きくなる場合には、電圧制御型可変減衰器21の減衰量は小さくし、反対に入力信号のレベルが小さくなる場合には、減衰量は大きくなるように制御される。

50 【0050】したがって、入力信号レベルの変動に対応して適切なレベルの2次歪成分を入力信号に注入することが可能であり、3次相互変調歪成分であるIM3特性が精確に改善される。

【0051】図2は、本発明の第2の実施例を示すブロック図であって、非線形増幅素子1の出力側に電圧制御型可変移相器14を設け、入力及び出力信号の位相差に対応して、非線形増幅素子1の出力信号の移相量を制御するようにしたものである。これにより、常に入力及び出力信号の位相差を所定値にして3次相互変調歪みを正確に減少させるようにしたものである。

【0052】このために具体的構成として、入力側及び出力側に電力分配器12、13を設け、更に移相制御回路40を設けている。電力分配器12、13のそれぞれから入力及び出力信号を分岐し、移相制御回路40で位相差を検出する。

【0053】ここで移相制御回路40は、例えば図示しないミキサ、低域濾波フィルタ、ループゲインアンプで構成される。移相制御回路40は、電圧制御型可変移相器14に検出した位相差に対応する制御信号を送り、電圧制御型可変移相器14は、入力及び出力信号の位相差が所定値となるように非線形増幅素子1の出力位相を移相する。

【0054】図3は、本発明にしたがう第3の実施例を示すブロック図である。この第3の実施例は、第2の実施例に対し、移相器14を入力側に設け、入力信号の位相を移相するように構成したものである。したがって、第2の実施例とは、その動作及び構成において、図2に基づき説明したものと実質的に同様である。

【0055】図4は、本発明の第4の実施例を示すブロック図である。本実施例の特徴は、第2、第3の実施例との比較において、図8の従来の増幅器の帰還回路途中に移相器24が備えられている点にある。

【0056】即ち、入力及び出力側に備えられる電力分配器12、13から分岐される入力及び出力信号にもとづいた移相制御回路40により、移相器24の移相量を制御する制御信号が生成される。

【0057】かかる移相制御回路40により生成される制御信号の意味は、先に説明した第2、第3の実施例の場合と同様である。但し、移相器24は、帯域濾波フィルタ22の出力である2次歪み成分の位相を移相制御回路40からの制御信号に基づき適切に移相する。

【0058】図5は、本発明の第5の実施例を示すブロック図である。本実施例は、図1に示す第1の実施例と、図2に示す第2の実施例とを結合した構成である。この実施例により、入力及び出力信号のレベル及び位相が変動する場合であってもそれらが所定値になるように制御することが可能である。

【0059】図6は、本発明の第6の実施例を示すブ

ック図である。本実施例は、図1に示す第1の実施例と、図3に示す第3の実施例とを結合した構成である。この実施例においても第5の実施例と同様に入力及び出力信号のレベル及び位相が変動する場合であってもそれらが所定値になるように制御することが可能である。

【0060】図7は、本発明の第7の実施例を示すブロック図である。本実施例は、図1に示す第1の実施例と、図4に示す第4の実施例とを結合した構成である。この実施例においても、入力及び出力信号のレベル及び位相が変動する場合であってもそれらが所定値になるように制御することが可能である。

【0061】尚、以上の実施例説明において、非線形増幅素子1としてFETを用いていたが、本発明は非線形増幅素子1としてFETに限定されるものではなく、他の素子を用いても同様の効果を得ることができる。

【0062】

【発明の効果】以上本発明を実施例にしたがい説明したように、本発明により、従来の非線形増幅器における3次相互変調歪みの低減をより効果的に精確に行うことが可能である。これにより、電力負荷効率を低下することなく線形性に優れた増幅器の提供が可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例ブロック図である。

【図2】本発明の第2の実施例ブロック図である。

【図3】本発明の第3の実施例ブロック図である。

【図4】本発明の第4の実施例ブロック図である。

【図5】本発明の第5の実施例ブロック図である。

【図6】本発明の第6の実施例ブロック図である。

【図7】本発明の第7の実施例ブロック図である。

【図8】従来の3次相互変調歪みを減少する線形増幅器の一例である。


【図9】2次歪注入による歪補償の説明図である。

【符号の説明】

- 1 非線形増幅回路
- 10、11 直流阻止用コンデンサ
- 20 2次歪み抽出用コイル
- 21 固定減衰器及び電圧制御型可変減衰器
- 22 帯域フィルタ
- 23 加算器
- 30 ディテクタ
- 31 制御回路
- 12、13 電力分配器
- 14、24 移相器
- 40 移相制御回路


【図 1】

本発明の第 1 の実施例




【図 2】

本発明の第 2 の実施例




【図 3】

本発明の第 3 の実施例




【図 4】

本発明の第 4 の実施例




【図 5】

本発明の第 5 の実施例




【図 7】

本発明の第 7 の実施例




【図 6】

本発明の第 6 の実施例




【図 8】

従来例



【図 9】

2 次歪注入による歪補償の説明図



フロントページの続き

(72) 発明者 馬庭 透

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内